Avantages et points forts : - l'utilisation de prédicats dans le jeu d'instructions permet de lever certaines ambigüités dans les branchements : on peut ainsi diminuer de plus de la moitié les branchements faussement prédits par la logique de branchement - registres flottants sur 82 bits - instructions de multiplication-addition fusionnée, d'extraction de minimum et de maximum de deux valeurs, de chargement de paires de registres flottants, de manipulation de bits d'un registre flottant et de transfert direct d'un registre flottant dans un registre entier - application d'instructions flottantes sur deux valeurs 32 bits contenues dans un registre 64 bits, et support d'instructions de type SIMD - pas de division entière (prise en charge par émulation logicielle) ni de multiplication entière (prise en charge par l'unité flottante ou par logiciel) : en effet ces instructions ralentissent en général la fréquence de fonctionnement des processeurs - déroulage de boucle et pipeline "logiciel" par le matériel - instructions de chargement anticipé d'emplacements mémoire - plusieurs comparaisons et branchements par cycle - incrémentation automatique du registre d'index Inconvénients et points faibles : - l'utilisation de prédicats utilise des slots d'instructions qui pourraient être utilisés plus intelligemment en fonction du code dynamiquement exécuté, pour un gain qui reste mitigé car les branchements faussement prédits ne représentent que quelques pour cents du total des branchements. De plus le processeur conserve toujours une logique de prédiction de branchement classique. - 3 instructions sont regroupées dans un bundle de 128 bits, ce qui implique qu'à 800MHz soutenir 6 instructions par cycle demande 25.6Go/s de taux de transfert (seulement pour les instructions), soit 6.4Go/s de plus qu'un RISC classique - 128 registres entiers et autant en flottant, ce qui représente plus de 2ko de valeurs à charger à et décharger à chaque changement de contexte, ainsi que 7 bits à utiliser pour identifier un registre - l'utilisation d'instructions d'anticipation des chargements mémoire double le nombre d'instructions nécessaire (instruction de chargement + instruction de vérification de la réussite du chargement) - l'incrémentation automatique du registre d'index est un handicap dans la montée vers les hautes fréquences, qui devra probablement être réglé dans le futur par l'utilisation de micro-instructions Conclusion subjective : Les recettes employées dans l'architecture sont alléchantes. Mais le pari est que le maximum de parallélisme peut actuellement être trouvé au niveau du jeu d'instructions. Or actuellement on sait très facilement trouver du parallélisme au niveau des processus et/ou des threads, et plus difficilement trouver régulièrement plus de 5 à 6 instructions dans un seul thread à exécuter en même temps. De plus les choix réalisés imposent une plus forte charge au sous-système mémoire, qui devra répondre par une plus grande bande passante.